This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11) Publication number:

07-030104

(43) Date of publication of application: 31.01.1995

(51) Int. CI.

H01L 29/78

(21) Application number : 05-169326

(22) Date of filing:

08. 07. 1993

F------

(71) Applicant: TOSHIBA CORP

(72) Inventor: TAKAGI SHINICHI


CHOKAI AKIRA


(54) SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

(57) Abstract:

PURPOSE: To provide a semiconductor device and its manufacturing method which can reduce the dimensions of an element as well as parasitic resistances such as gate resistance, source resistance, drain resistance, and the like.

CONSTITUTION: In a minute concave MOSFET, a groove opening becomes extremely narrow. This groove is normally formed by etching. After it is subjected to gate oxidation, polysilicon is deposited to fill the groove. Further, even when the entire surface of the substrate is treated with etchback, if etching conditions are to be selected, only the inside of the groove can be left with polysilicon as the electrode, and, if etching time is properly selected, the upper side of polysilicon can be made lower than the upper end of the periphery of the groove. By making the structure in this way, it is possible to form a sidewall insulating film 9 inside the groove, and with this sidewall insulating film, silicide 12 on the gate electrode 8 can be physically and electrically isolated from silicide 10 and 11 on a source electrode 3 and a drain electrode 4.





(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-30104

(43)公開日 平成7年(1995)1月31日

7514-4M H 0 1 L 29/ 78

301 V

審査請求 未請求 請求項の数2 OL (全 6 頁)


(21)出願番号	特願平5-169326	(71)出願人	000003078
			株式会社東芝
(22)出願日	平成5年(1993)7月8日		神奈川県川崎市幸区堀川町72番地
		(72)発明者	高 木 信 一
			神奈川県川崎市幸区小向東芝町1 株式会
		"	社東芝研究開発センター内
		(72)発明者	鳥海明
		1	神奈川県川崎市幸区小向東芝町1 株式会
			社東芝研究開発センター内
		(74)代理人	弁理士 佐藤 一雄 (外3名)


(54) 【発明の名称】 半導体装置及びその製造方法

(57)【要約】 (修正有)

【目的】 素子寸法の縮小が可能で、かつ、ゲート抵抗、ソース抵抗、ドレイン抵抗等の寄生抵抗を低減することが可能な半導体装置及びその製造方法を提供する。

【構成】 極微細のCONCAVE MOSFETでは、滯部(凹部)の開口が極めて狭くなる。この滯部は一般にエッチングによって形成されるが、これにゲート酸化を行なった後に滯が埋まるようにポリシリコンを堆積し、さらに、基板全面をエッチパックした場合でもエッチング条件を選ぶならば、ポリシリコンを電極として滯の内部のみに残すことができ、かつ、エッチング時間を適切に選ぶならば、滯の縁部の上端よりもポリシリコンの上面を低くすることができる。本発明はこのような構造にすることによって、滯の内側に側壁絶縁膜9を形成することを可能にすると共に、この側壁絶縁膜によりシリサイド工程においてゲート電極8上のシリサイド12と、ソース電極3及びドレイン電極4の上の各シリサイド10、11とを物理的、電気的に分離させる。





(2)

特開平7-30104

【特許請求の範囲】

【請求項1】表面部にソース領域及びドレイン領域が離隔して形成され、これらの領域の中間をチャネル領域とする基板半導体と、

7

前記ソース領域に積層されたソース電極及び前記ドレイン領域に積層されたドレイン電極と、

前記チャネル領域を挟んで対向する前記ソース電極及び ドレイン電極の各側面、並びに前記チャネル領域の表面 に連続して形成されたゲート絶縁膜と、

表面が前記ソース電極及びドレイン電極のいずれの表面 10 よりも低くなるように前記ソース電極及びドレイン電極 間の前記ゲート絶縁膜上に形成されたゲート電極と、

前記ソース電極、ドレイン電極、及びゲート電極の各表 面に形成されたシリサイド膜と、

対向する前記ソース電極及びドレイン電極の各側面に形成され、前記ゲート電極上のシリサイド膜を、前記ドレイン電極及びゲート電極上の各シリサイド膜から分離する側壁絶縁膜と、

を備えた半導体装置。

【請求項2】基板半導体の表面に、不純物を含有する第 20 1のシリコン膜を形成する工程と、

前記第1のシリコン膜及び前記基板半導体のうち、少なくとも前記第1のシリコン膜を部分的にエッチングすることにより、底面に前記基板半導体が露呈し、かつ、底内部をチャネル領域とする溝を形成する工程と、

前記溝の内面及び前記第1のシリコン膜の表面に第1の 絶縁膜を形成する工程と、

前記第1のシリコン膜中の不純物を前記基板半導体に拡 散させてソース領域及びドレイン領域を形成する工程 と、

前記溝に対応する部位が、この溝の側部の前記第1のシリコン膜よりも高くなるように、前記第1の絶縁膜上に第2のシリコン膜を堆積する工程と、

ゲート電極として前記簿の内部のみに前記第2のシリコン膜が残り、かつ、表面の高さが前記簿の側部の前記第1のシリコン膜の表面よりも低くなるように前記第2のシリコン膜をエッチバックする工程と、

前記第2のシリコン膜、及び前記第1の絶縁膜の各表面 に第2の絶縁膜を形成する工程と、

前記第2の絶縁膜が側壁絶縁膜として溝の側壁のみに残 40 るようにエッチパックする工程と、

前記第1のシリコン膜、及び前記第2のシリコン膜の各表面にシリサイドを形成するための金属を堆積する工程と、

前記金属及び前記第1のシリコン間と、前記金属及び前 記第2のシリコン間とにそれぞれシリサイド反応を起こ させる工程と

前配第2の絶縁膜上に形成された未反応金属を除去する 工程と、

を有する半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は超小型の半導体装置に係り、特にMOS型電界効果トランジスタ(以下、MOS FETと言う)に関する。

2

[0002]

【従来の技術】Si MOS集積回路の微細化は、MOS FETの高駆動力化、及びチャネル効果の抑制の両方を達成する必要がある。このうち、高駆動力化にはチャネル長の短縮が極めて有効である。しかし、チャネル長が 0.1 μ m 近傍になると、従来のデバイススケーリング 則で用いられていた、基板不純物の高濃度化、ゲート酸 化膜の薄膜化、接合深さの短縮化に物理的な限界がある ために、短チャネル効果を抑えることが難しくなる。特に、ソース領域、ドレイン領域には寄生抵抗を低減する ためにシリサイド等の金属を張り付けることが必須になるため、接合深さの短縮が極めて難しくなる。

【0003】この難点を克服するために、基板をエッチングして形成された溝の底内部をチャネル領域とすることにより、このチャネル領域をソース領域及びドレイン領域よりも位置的に低い部分に形成し、チャネル部分から見た実効的接合長さを浅くする、いわゆる、CONCAVE MOSFETが提案されている。

【0004】図5はこの種のMOSFETの総断面図である。同図において、基板半導体1上の素子分離絶縁膜2で囲まれた領域の中心部が掘下げられており、その底内部をチャネル領域としてその一方の側部にソース領域5が、他方の側部にドレイン領域6がそれぞれ形成されている。そして、ソース領域5の上面にはソース電極3が、ドレイン領域6の上面にはドレイン電極4がそれぞれ素子分離絶縁膜2に乗上げるように形成されており、溝の内部にはゲート絶縁膜7を介してゲート電極8が形成されている。また、ソース電極3、ドレイン電極4及びゲート電極8上に層間絶縁膜13が積層されると共に、この層間絶縁膜13に穿散したコンタクト孔を通してソース金属電極14、ドレイン金属電極15及びゲート金属電極14、ドレイン金属電極15及びゲート金属電極16が導出されている。

[0005]

【発明が解決しようとする課題】図5に示した従来のMOSFETは、基板を堀込むことによってチャネル領域をソース領域及びドレイン領域よりも位置的に低い位置に形成したので、短チャネル効果の抑制に有効である。【0006】しかし、この従来のMOSFETにあっては、滯部(凹部)のチャネル領域を形成した後、リソグ

【0007】また、これに付随して寄生抵抗を低減する 50 べく、ソース電極3及びドレイン電極4上にシリサイド (3)

特開平7-30104

を形成しようとしても、マスク合わせの余裕分に相当す るソース電極3及びドレイン電極4上にゲート電極8が 置かれているために、シリサイドを形成できないという 問題もあった。

【0008】本発明は上記の問題点を解決するためにな されたもので、索子寸法の縮小が可能で、かつ、ゲート 抵抗、ソース抵抗、ドレイン抵抗等の寄生抵抗を低減す ることが可能な半導体装置及びその製造方法を提供する ことを目的とする。

[0009]

【課題を解決するための手段】請求項1に記載の半導体 装置は、表面部にソース領域及びドレイン領域が離隔し て形成され、これらの領域の中間をチャネル領域とする 基板半導体と、ソース領域に積層されたソース電極及び ドレイン領域に積層されたドレイン電極と、チャネル領 域を挟んで対向するソース電極及びドレイン電極の各側 面、並びにチャネル領域の表面に連続して形成されたゲ ート絶縁膜と、表面がソース電極及びドレイン電極のい ずれの表面よりも低くなるようにソース電極及びドレイ ン電極間のゲート絶縁膜上に形成されたゲート電極と、 ソース電極、ドレイン電極、及びゲート電極の各表面に 形成されたシリサイド膜と、対向するソース電極及びド レイン電極の各側面に形成され、ゲート電極上のシリサ イド膜を、ドレイン電極及びゲート電極上の各シリサイ ド膜から分離する側壁絶縁膜と、を備える。

【0010】請求項2に記載の半導体装置の製造方法 は、基板半導体の表面に、不純物を含有する第1のシリ コン膜を形成する工程と、第1のシリコン膜及び基板半 導体のうち、少なくとも第1のシリコン膜を部分的にエ ッチングすることにより、底面に基板半導体が露呈し、 かつ、底内部をチャネル領域とする溝を形成する工程 と、溝の内面及び第1のシリコン膜の表面に第1の絶縁 膜を形成する工程と、第1のシリコン膜中の不純物を基 板半導体に拡散させてソース領域及びドレイン領域を形 成する工程と、滯に対応する部位が、この滯の側部の第 1のシリコン膜よりも高くなるように、第1の絶縁膜上 に第2のシリコン膜を堆積する工程と、ゲート電極とし て溝の内部のみに第2のシリコン膜が残り、かつ、表面 の高さが滯の側部の第1のシリコン膜の表面よりも低く なるように第2のシリコン膜をエッチバックする工程 と、第2のシリコン膜、及び第1の絶縁膜の各表面に第 2の絶縁膜を形成する工程と、第2の絶縁膜が側壁絶縁 膜として溝の側壁のみに残るようにエッチパックする工 程と、第1のシリコン膜、及び第2のシリコン膜の各表 面にシリサイドを形成するための金属を堆積する工程 と、金属及び第1のシリコン間と、金属及び第2のシリ コン間とにそれぞれシリサイド反応を起こさせる工程 と、第2の絶縁膜上に形成された未反応金属を除去する 工程と、を有する

[0011]

【作用】チャネル長が $0.~1\,\mu$ m近傍の極微細のCONCAVE MOSFETでは、滯部 (凹部) の開口が極 めて狭くなる。この滯部は一般にエッチングによって形 成されるが、発明者は、これにゲート酸化を行なった後 に溝が埋まるようにポリシリコンを堆積し、さらに、基 板全面をエッチパックした場合でもエッチング条件を選 ぶならば、ポリシリコンを電極として溝の内部のみに残 すことができ、かつ、エッチング時間を適切に選ぶなら ば、溝の縁部の上端よりもポリシリコンの上面を低くす ることができることを確認した。

【0012】このような構造にすることによって、溝の 内側に側壁絶縁膜を形成することが可能になる。この側 壁絶縁膜は、次の自己整合シリサイド工程(シリサイド **工程)においてゲート電極上のシリサイドと、ソース電** 極及びドレイン電極の上の各シリサイドとを物理的、電 気的に分離する役割を果たす。

【0013】この構造は、基板ウェハーを上から見た 時、ソース電極、ゲート電極及びドレイン電極が重なり 合っているところがなく、リソグラフィ技術を用いた場 合に必要であったマスク合わせの余裕分が不要になり、 素子面積を縮小することができる。

【0014】また、この構造によれば、ソース電極及び ドレイン電極上にそれぞれゲート電極端のぎりぎりまで シリサイドが形成されるので寄生抵抗を十分に低下させ ることができる。

[0015]

【実施例】以下、本発明を図面に示す実施例によって詳 細に説明する。図1は本発明の一実施例の構成を示すも ので、(b) は主要部の平面図、(a) はそのX-X矢視断 面図である。図中、図5と同一の符号を付したものはそ れぞれ同一の要素を示している。

【0016】このMOSFETは、P型の基板半導体1 上に素子分離絶縁膜2が形成されている。素子分離絶縁 膜2で挟まれた中間のチャネル領域が掘下げられて、そ の一方の側部の上面にはソース電極3として、他方の側 部の上面にはドレイン電極4としてそれぞれ多結晶シリ コン膜が素子分離絶縁膜2に乗上げて堆積されており、 その基板側には高濃度のn型にドープされたソース領域 5と、ドレイン領域6とが形成されている。さらに、溝 の内部にはゲート絶縁膜7を介して多結晶シリコン層が 形成され、これがMOSFETのゲート電板8になって いる。このゲート電極8の上面は、滯に隣接するソース 電極3及びドレイン電極4の各上面よりも低く、このゲ ート電極8の上面にできる滯部の側壁にそれぞれ側壁絶 縁膜9が形成されている。また、側壁絶縁膜9を挟むよ うに、ソース電極3上にソースシリサイド層10が、ドレ イン電極4上にドレインシリサイド層11が、ゲート電極 8上にゲートシリサイド層12が形成されている。これら のシリサイド膜は、例えば、TiSi2 , NiSi2 ,

50 CoSi₂ 等でなっている。さらに、これらのシリサイ

(4)

特開平7-30104

5

ド膜上に層間絶縁膜13が堆積され、これにソース電極コンタクト孔17、ドレイン電極コンタクト孔18及びゲート電極コンタクト孔19が穿散され、さらに、これらのコンタクト孔を貫通するようにソース金属電極14、ドレイン金属電極15及びゲート金属電極16が設けられている。これにより、図1(b)に示す素子領域22が縮小され、かつ、ゲート抵抗、ソース抵抗、ドレイン抵抗等の寄生抵抗を低減したnチャネルMOSFETが得られる。

【0017】このnチャネルMOSFETの製造方法を 図2及び図3を用いて説明する。先ず、通常のMOS型 10 の集積回路と同様に、図2(a) に示した如く、基板半導 体1に素子分離絶縁膜2を形成して素子分離を行なう。

【0018】次に、図2(b) に示した如く、基板の全表面に第1の多結晶シリコン層20を、LPCVD法(低圧気相堆積法)によって、 0.1μ m程度堆積させ、続いて、多結晶シリコンのドーピングのために砒素イオンを20keV, 5×10^{15} /cm²の条件でイオン注入する。

【0019】次に、図2(c) に示した如く、チャネル領域となる部分の多結晶シリコン層20をリソグラフィ技術によりパターニングし、RIE法(反応性イオンエッチング法)によりエッチングして、溝20aを形成する。この時、基板半導体1をも、最終的な結合深さと同じになるまで、すなわち、50~100nm程度エッチングする。これによって、一方の側部の多結晶シリコン層がソース電極3となり、他方の側部の多結晶シリコン層がドレイン電極4となる。

【0020】次に、図2(d) に示した如く、熱酸化により5nm程度のゲート絶縁膜7を形成し、続いて、基板表面全面に第2の多結晶シリコン層21をLPCVD法に 30よって、0.3~0.5μm程度堆積させる。また、熱酸化時に、砒素イオンが注入されたソース電極3及びドレイン電極4から、砒素を基板側に拡散させて高不純物濃度のソース領域5及びドレイン領域6を形成する。なお、ゲート絶縁膜7は熱酸化法でなくCVD(Chemical Vapor Deposition)によって形成することができ、さらに、ゲート絶縁膜7としてSiO2だけでなく、Sis N4, Ta2 O5, TiSrO3, P2T等の高誘電率膜を用いてもよい。

【0021】次に、図3(a) に示した如く、第2の多結 40 晶シリコン層21をエッチパックし、溶部のみに残す。すなわち、ゲート電極8を溶部に埋め込む。ここで、エッチング時間を適切に選ぶことによって、第2の多結晶シリコン層21の上面を、滞に隣接するソース電極3及びドレイン電極4の上面より約20~40nm程度下にくるようにエッチングする。

【0022】次に、LPCVD法によって表面部全体にシリコン窒化膜を堆積した後、エッチバックして、図3(b)に示した如く、溝の側壁のみにシリコン窒化膜を残し、側壁絶縁膜9を形成する。

【0023】次に、図3(c) に示した如く、ウェットエッチングにより、ソース電極3及びドレイン電極4上のゲート絶縁膜7を除去し、続いて、スパッタリング法により、Tiを20nm堆積した後、800℃程度に急速加熱を行なって、シリサイドとしてのTiSi2を形成する。その後、ウェットエッチングにより、シリコン窒化膜上のチタン膜を除去する。

【0024】次に、図1(b)に示した如く、層間絶縁膜を堆積してソース電極コンタクト孔17、ドレイン電極コンタクト孔18、ゲート電極コンタクト孔19を開口した後、アルミニウムによりソース金属電極14、ドレイン金属電極15、ゲート金属電極16を形成して、図1(a)に示すのチャネルMOSFETが得られる。

【0025】なお、上記実施例では、幅が一様のゲート電極8上の層間絶縁膜13にゲート電極コンタクト孔19を形成したが、第1の多結晶シリコン層20のパターニングに際して、図4に示す如く、素子領域22から外れた部位を広げれば、ゲート電極に対する開口部、すなわち、ゲート電極コンタクト孔19を広げることもできる。

7 【0026】また、上記実施例では、nチャネルMOS FETについて説明したが、pチャネルMOSFETも 上述したと同様にして製造することができる。

【0027】さらにまた、上記実施例では基板半導体として通常シリコンウェハーを用いたが、この代わりにSOI(Silicon On Insulator)基板を用い、MOSFETのチヤネル領域を絶縁膜上の糐膜シリコン層内に形成してもよい。

【0028】さらに、第1のシリコン膜として、単結晶シリコンを用いてもよい。この場合は基板半導体1上から素子分離絶縁膜2上にかけて非晶質シリコンを堆積し、固相成長によりこの非晶質シリコン膜を単結晶化すれば良い。

【0029】また、同様に、第2シリコン膜として単結晶シリコンを用いてもよい。

【0030】またさらに、上記実施例では、最終的な結合深さと同じになるまで、基板半導体1をもエッチングするCONCAVE MOSFETについて説明したが、基板半導体1の元の表面と溝の底面が一致する構成のCONCAVE MOSFETにも本発明を適用できることは言うまでもない。

[0031]

【発明の効果】以上の説明によって明らかなように、本発明によれば、素子寸法の縮小が可能で、かつ、ゲート抵抗、ソース抵抗、ドレイン抵抗等の寄生抵抗を低減することが可能な半導体装置及びその製造方法を提供できる。

【図面の簡単な説明】

【図1】本発明に係る半導体装置の一実施例の構成を示す平面図及び断面図。

50 【図2】本発明に係る半導体装置の製造方法を説明する

(5)

特開平7-30104

ための工程図。

【図3】本発明に係る半導体装置の製造方法を説明する ための工程図。

【図4】本発明に係る半導体装置の他の実施例の構成を 示す平面図。

【図5】従来のCONCAVE MOSFETの構成を示す断面図。


【符号の説明】


- 1 基板半導体
- 2 素子分離絶縁膜
- 3 ソース電極
- 4 ドレイン電極
- 5 ソース領域
- 6 ドレイン領域

7 ゲート絶縁膜


- 8 ゲート電極
- 9 側壁絶縁膜
- 10 ソースシリサイド層
- 11 ドレインシリサイド層
- 12 ゲートシリサイド層
- 13 層間絶縁膜
- 14 ソース金属電極
- 15 ドレイン金属電極
- 10 16 ゲート金属電極
 - 17 ソース電極コンタクト孔
 - 18 ドレイン電極コンタクト孔
 - 19 ゲート電極コンタクト孔
 - 22 素子領域


【図1】






【図2】





[図5]



(6)

特開平7-30104

